# IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of : THE COMMISSIONER IS AUTHORIZED

TO CHARGE ANY DEFICIENCY IN THE

Akihiro SATO FEES FOR THIS PAPER TO DEPOSIT

ACCOUNT NO. 23-0975

Serial No. NEW : Attn: APPLICATION BRANCH

Filed April 1, 2004 : Attorney Docket No. 2004 0525A

DATA MULTIPLEXING APPARATUS, DATA MULTIPLEXING METHOD, AND TRANSMISSION APPARATUS

### **CLAIM OF PRIORITY UNDER 35 USC 119**

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

Applicant in the above-entitled application hereby claims the date of priority under the International Convention of Japanese Patent Application No. 2003-107626, filed April 11, 2003, and as acknowledged in the Declaration of this application.

A certified copy of said Japanese Patent Application is submitted herewith.

Respectfully submitted,

Akihiro SATO

Michael S. Huppert Registration No. 40,268

Attorney for Applicant

MSH/kjf Washington, D.C. 20006-1021 Telephone (202) 721-8200 Facsimile (202) 721-8250 April 1, 2004

# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application:

2003年 4月11日

出 願 番 号 Application Number:

特願2003-107626

[ST. 10/C]:


[JP2003-107626]

出 願 人
Applicant(s):

松下電器産業株式会社

2004年 1月14日

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】

特許願

【整理番号】

2054041282

【提出日】

平成15年 4月11日

【あて先】

特許庁長官殿

【国際特許分類】

H04N 7/08

【発明者】

【住所又は居所】 大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】

佐藤 昭博

【特許出願人】

【識別番号】

000005821

【氏名又は名称】 松下電器産業株式会社

【代理人】

【識別番号】

100097445

【弁理士】

【氏名又は名称】

岩橋 文雄

【選任した代理人】

【識別番号】

100103355

【弁理士】

【氏名又は名称】 坂口 智康

【選任した代理人】

【識別番号】

100109667

【弁理士】

【氏名又は名称】 内藤 浩樹

【手数料の表示】

【予納台帳番号】 011305

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1



【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9809938



### 【書類名】 明細書

【発明の名称】 データ多重化方法、データ多重化装置、送信装置および受信装置

### 【特許請求の範囲】

【請求項1】 1チャンネル以上の第一のパケット列と、第二のパケット列を 多重化するデータ多重化方法であって、

前記1チャンネル以上の第一のパケット列を多重化して生じたNULLパケットを、前記第二のパケット列を構成するパケットに入れ替えて出力するデータ多重化方法。

【請求項2】 前記第二のパケット列は、時間軸情報を有しない情報から構成 される請求項1記載のデータ多重化方法。

【請求項3】 前記第二のパケット列は、プライベートデータのパケット列である請求項1記載のデータ多重化方法。

【請求項4】 ディジタルデータを含む複数チャンネルのパケット列を入力し 、前記複数チャンネルのパケット列を多重して多重パケット列を生成し出力する データ多重化方法において、前記複数チャンネルのパケット列をチャンネル単位 で格納するメモリと、前記複数チャンネルのパケット列を多重して多重パケット 列を生成するためのパケット列の多重化順序をあらかじめ定めた時間単位で生成 するステップと、前記生成されたパケット列の多重化順序を格納するメモリと、 前記多重化順序を格納するメモリにおいてパケット列の格納状態を示すフラグを 生成するステップと、前記多重化順序を格納するメモリにおけるパケット列の格 納状態を示すフラグにより、あらかじめ定めた時間単位で多重化を行うパケット 列の総数を決定するステップと、パケット列の出力総数を設定するステップと、 パケット列の出力開始アドレスを格納するメモリと、前記チャンネル単位で格納 されたパケット列よりNULLパケット列を検出するステップとを有し、前記チ ャンネル単位で格納されたメモリよりパケット列を出力する際に、前記NULL パケット列を検出するステップによりNULLパケットが検出された場合、前記 パケット列の出力開始アドレスを格納するメモリに格納されたアドレスの示すパ ケット列に入れ替えて出力することを特徴とするデータ多重化方法。

【請求項5】 前記パケット列の出力総数を設定するステップにおいて設定されるパケット数は、前記チャンネル単位で格納されたパケット列の1ブロック当りのパケット数以下であることを特徴とする請求項4記載のデータ多重化方法。

【請求項6】 前記NULLパケット列を検出するステップによりNULLパケットが検出され、前記パケット列の出力開始アドレスを格納するメモリに格納されたアドレスの示すパケット列に入れ替えて出力する際に、前記パケット列の出力開始アドレスを格納するメモリに格納されたアドレスの示すパケット列から、前記パケット列の出力総数を設定するステップにより設定されたパケット数分だけ、順番に入れ替えて出力することを特徴とする請求項4記載のデータ多重化方法。

【請求項7】 前記NULLパケット列を検出するステップによりNULLパケットが検出され、前記パケット列の出力開始アドレスを格納するメモリに格納されたアドレスの示すパケット列に入れ替えて出力する際に、パケット列を入れ替えるタイミングは、前記パケット列の出力開始アドレスを格納するメモリにアドレスが格納された瞬間をトリガとして、パケット列の入れ替えを開始することを特徴とする請求項4記載のデータ多重化方法。

【請求項8】 前記多重化順序を格納するメモリにおけるパケット列の格納状態を示すフラグは、パケット列の格納数が一定値以下であることを示すAlmo st Emptyフラグと、パケット列の格納数が一定値以上であることを示す <math>Almost Fullフラグを有することを特徴とする請求項4記載のデータ 多重化方法。

【請求項9】 前記メモリは、シンクロナスダイナミックラムであることを特徴とする請求項8に記載のデータ多重化方法。

【請求項10】 前記パケット列は、映像信号、又は音声信号、又はプライベートデータ信号を含むことを特徴とする請求項1、請求項2、請求項4から請求項9いずれか記載のデータ多重化方法。

【請求項11】 1チャンネル以上の第一のパケット列と、第二のパケット列を取得し、

前記1チャンネル以上の第一のパケット列を多重化し、当該多重化により生じた

NULLパケットを、前記第二のパケット列を構成するパケットに入れ替えて出力するデータ多重化装置。

【請求項12】 前記第二のパケット列は、時間軸情報を有しない情報から構成される請求項11記載のデータ多重化装置。

【請求項13】 前記第二のパケット列は、プライベートデータのパケット列である請求項12記載のデータ多重化装置。

【請求項14】 ディジタルデータを含む複数チャンネルのパケット列を入力 し、前記複数チャンネルのパケット列を多重して多重パケット列を生成し出力す るデータ多重化装置において、前記複数チャンネルのパケット列をチャンネル単 位で格納するパケット列格納手段と、前記複数チャンネルのパケット列を多重し て多重パケット列を生成するためのパケット列の多重化順序をあらかじめ定めた 時間単位で生成するパケット列多重化順序生成手段と、前記パケット列多重化順 序生成手段により生成されたパケット列の多重化順序を格納するパケット列多重 化順序格納手段と、前記パケット列多重化順序格納手段においてパケット列の格 納状態を示すフラグを生成するパケット列多重化順序格納状態フラグ生成手段と 、前記パケット列多重化順序格納状態フラグ生成手段により生成されたパケット 列の格納状態を示すフラグにより、あらかじめ定めた時間単位で多重化を行うパ ケット列の総数を決定するパケット列多重化総数制御手段と、パケット列の出力 総数を設定するパケット列出力総数設定手段と、パケット列の出力開始アドレス を格納するパケット列出力開始アドレス格納手段と、前記パケット列格納手段に 格納されたパケット列よりNULLパケット列を検出するNULLパケット列検 出手段と、前記NULLパケット列検出手段により検出されたNULLパケット 列を前記パケット列出力開始アドレス格納手段に格納されたアドレスの示すパケ ット列に入れ替えて出力するパケット列入れ替え手段とを具備することを特徴と するデータ多重化装置。

【請求項15】 前記パケット列出力総数設定手段に設定されるパケット数は、前記パケット列格納手段に格納されたパケット列の1ブロック当りのパケット数以下であることを特徴とする請求項14記載のデータ多重化装置。

【請求項16】 前記パケット列入れ替え手段において入れ替えるパケット列

は、前記パケット列出力開始アドレス格納手段に格納されたアドレスの示すパケット列から、前記パケット列出力総数設定手段に設定されたパケット数分だけ、 順番に入れ替えて出力することを特徴とする請求項14記載のデータ多重化装置。

【請求項17】 前記パケット列入れ替え手段においてパケット列を入れ替えるタイミングは、前記パケット列出力開始アドレス格納手段にアドレスが格納された瞬間をトリガとして、パケット列の入れ替えを開始することを特徴とする請求項14記載のデータ多重化装置。

【請求項18】 前記パケット列多重化順序格納状態フラグ生成手段により生成されたパケット列の格納状態を示すフラグは、パケット列の格納数が一定値以下であることを示すAlmostEmptyフラグと、パケット列の格納数が一定値以上であることを示すAlmostFullフラグを有することを特徴とする請求項14記載のデータ多重化装置。

【請求項19】 前記パケット列格納手段は、シンクロナスダイナミックラムであることを特徴とする請求項14に記載のデータ多重化装置。

【請求項20】 前記パケット列は、映像信号、又は音声信号、又はプライベートデータ信号を含むことを特徴とする請求項14、請求項15、請求項17から請求項19いずれか記載のデータ多重化装置。

【請求項21】 請求項11から請求項20いずれか記載のデータ多重化装置 と、当該データ多重化装置で多重化したストリームを送信する送信手段を具備す る送信装置。

【請求項22】 請求項21記載の送信装置から送信されたストリームを受信 して、出力する受信装置。

【請求項23】 コンピュータに、

1チャンネル以上の第一のパケット列と、第二のパケット列を取得するパケット 取得ステップと、

前記1チャンネル以上の第一のパケット列を多重化する多重化ステップと、 前記多重化ステップで多重化したパケット列からNULLパケットを検出するス テップと、 前記検出したNULLパケットを前記第二のパケット列を構成するパケットに入れ替えて出力するステップを実行させるためのプログラム。

### 【発明の詳細な説明】

### $[0\ 0\ 0\ 1]$

### 【発明の属する技術分野】

本発明は、映像、音声、又はその他のディジタルデータを多重して伝送、又は 蓄積する際のデータ多重化方法及びデータ多重化装置等に関するものである。

# [0002]

### 【従来の技術】

近年、ディジタル技術の進歩により、映像、音声、又はその他のディジタルデータによる衛星放送、CATV、ビデオオンデマンド等のサービスが実用化されつつある。

### [0003]

ディジタルデータを伝送する際には、これら複数のディジタルデータをいかに 多重するかが重要な問題である。複数のディジタルデータを多重化する方式としてISO/IECの国際規格であるMPEG2多重化方式がある。

#### $[0\ 0\ 0\ 4]$

MPEG2の多重化方式に関しては、蓄積メディア等への記録に適したMPEG2-PS(プログラムストリーム)方式と、放送等の伝送に適したMPEG2-TS(トランスポートストリーム)方式とがある。MPEG2-TSに関しては、複数のプログラム番組を同時に一本のストリームに多重して伝送できる構成になっている。本発明の実施例においては、MPEG2-TS方式のディジタルデータを多重化するデータ多重化方法、及びデータ多重化装置を例示する。

### [0005]

以下、図面を参照しながらMPEG2-TSについて説明する。

#### [0006]

図6は、MPEG2-TSフォーマットの概略図である。映像、音声、または その他のディジタルデータはそれぞれ符号化され、188バイト毎のTSパケットを構成する。

# [0007]

TSパケットのヘッダ部は、PID (Packet Identifier) と呼ばれるパケット固有の識別子を有する。同じプログラム番組の映像の1以上のTSパケットは、同じPIDを有する。

### [0008]

音声、又はその他のディジタルデータのTSパケットのPIDに関しても同様であり、同じプログラム番組の音声の1以上のTSパケットは、同じPIDを有し、同じプログラム番組のその他のデータの1以上のTSパケットは、同じPIDを有する。TSパケットのヘッダ部の後には、映像、音声、またはその他のデータ、あるいはアダプテーションフィールドがある。アダプテーションフィールドには、多重化の際の補助情報が存在する。

### [0009]

図7は、複数のプログラム番組を同時に多重して伝送する際の各ストリームの PIDの関係を示した図である。

# [0010]

各プログラム番組毎に決まっている映像、音声等のストリームのPIDは、PMTと呼ばれるテーブルに書かれている。PMTには、一本のプログラム番組についての情報が書かれており、一本のTSの中には、プログラム番組分のPMTが存在する。

# $[0\ 0\ 1\ 1]$

さらに、各プログラム番組のPMTのPIDが書かれているテーブルをPAT と呼ぶ。PATは、一本のTS中に一系統のみ存在する。なお、PATのPID は、" $0 \times 0 \times 0 \times 0 \times 0$ " (16進数) に決められている。

### [0012]

図8は、受信側でこれらのPAT、PMTを用いて、複数のプログラム番組から好みのプログラム番組の映像、音声等のストリームを再生する手順を示したフローチャートである。

### [0013]

最初に、入力されたTSからPID=0x000であるPATのTSパケッ

トを検出する(ステップS1)。PATには、複数のプログラム番組のPMTの PIDが書かれている。

### [0014]

PATのTSパケットを検出したら、そのPATから希望するプログラム番組に対応するPMTのPIDを抽出する(ステップS2)。希望するプログラム番組に対応するPMTのTSパケットを検出したら(ステップS3)、そのPMTから希望したプログラム番組に含まれる映像、音声等のストリームのPIDを抽出する(ステップS4)。

### [0015]

ここで抽出した映像、音声等のストリームのPIDを用いて、受信データの中から、該当するPIDを持つTSパケットを検出して、順次各復号器に送り(ステップS5)、映像、音声等のデータを復号することにより、希望のプログラム番組を再生することができる。

### [0016]

以上、説明したように、MPEG2-TS方式では、複数のプログラム番組を 一本のストリームに多重して伝送することが可能なフォーマットになっている( 例えば、非特許文献1参照)。

### [0017]

次に、図面を参照しながらMPEG2-TS多重化装置について説明する。

### [0018]

図9は、従来のMPEG2-TS多重化装置のブロック図である。図9において、801はチャンネルバッファ、802は第1のアドレス制御手段、803はローカルCPU、804は出力バッファ、805は第2のアドレス制御手段である。

#### [0019]

チャンネルバッファ801では、入力される複数チャンネルのMPEG2-TSパケット列(ディジタルデータ)を受信する。第1のアドレス制御手段802では、パケット列を受信する際に、各チャンネル毎にチャンネルバッファ801のメモリのアドレスを生成して、当該パケット列をチャンネル別に、チャンネル

バッファ801のメモリに格納する。

# [0020]

ローカルCPU803では、多重化に伴う、時間軸情報、PIDの書き換えを行い、多重化出力順を決定する。多重化出力順に従い、第1のアドレス制御手段802では、入力した複数チャンネルのパケット列を一本のMPEG2-TSに多重されたパケット列となるように、チャンネルバッファ801のメモリから順に読み出し、出力バッファ804へ転送する。さらに、第1のアドレス制御手段802は、チャンネルバッファ801からパケット列を読み出すと同時に、第2のアドレス制御手段805へ、チャンネルバッファ801から読み出したパケット列の有効区間を示すデータイネーブル信号(DATAEN)を送出する。

# [0021]

データイネーブル信号を受信した第2のアドレス制御手段805では、直ちに出力バッファ804のメモリアドレスを生成して、チャンネルバッファ801から転送されてくるパケット列を出力バッファ804のメモリへ格納する。出力バッファ804へのパケット列の入力が正常に行われている間、第2のアドレス制御手段805は、入力可能な状態であることを示すレディ信号(READY)を第1のアドレス制御手段802へ送信する。

#### [0022]

レディ信号を受信した第1のアドレス制御手段802は、チャンネルバッファ801から出力バッファ804へのパケット列の転送が正常に行われていることを知る。

#### [0023]

また、第2のアドレス制御手段805では、出力バッファ804のメモリに格納された、一本のMPEG2-TSに多重されたパケット列を固定レートで出力する。

### [0024]

通常、一本に多重化されたMPEG2-TSのパケット列は、伝送路の規格に 準拠した伝送レート(あらかじめ定められた固定レート)で出力する必要がある 。しかしながら、データ多重化装置内部の動作周波数が、出力の伝送レートと同 期していることは無く、そのためのクロックのジッタ吸収が必要である。出力バッファ804は、データ多重化装置内部の動作周波数と、出力の伝送レートとのジッタ吸収をする役割を持っている。

### [0025]

上記、複数チャンネルのMPEG2-TSパケット列を受信するチャンネルバッファ用メモリ、及び出力バッファ用メモリとしては、記憶容量が大きく、高速転送できることが要求される。

### [0026]

これらのメモリにスタティックラム(以下、SRAMと記す)を用いた場合は、高速転送可能であるが、記憶容量が少ないという問題がある。また、ダイナミックラム(以下、DRAMと記す)を用いた場合は、記憶容量は大きいが、高速転送できないという問題がある。

### [0027]

それに対し、シンクロナスダイナミックラム(以下、SDRAMと記す)を用いた場合、記憶容量も大きく、高速転送が可能であるため、最近では、高速書き込み、高速読み出しを行う各種装置のメモリとして、SDRAMが用いられている。

### [0028]

図10は、SDRAMの構成図である。ここでは一例として、16Mビット( 512Kワード×16ビット×2バンク)のSDRAMの動作について説明する。

#### [0029]

このSDRAMは、512Kのワード長を持ち、入出力のデータバス幅は16ビットで、A及びBの2つのバンクを持っている。行アドレスは11ビット(2048行)、列アドレスは8ビット(256列)であり、1つのバンクに対し、512Kのワード長を持つ。

### [0030]

データバス幅が32ビットの場合は、この16ビット幅のSDRAMを2個並列に接続して使用する。

## [0031]

図11は、SDRAMのリード(読み出し)タイミングチャートである。図1 1のCS、RAS、CAS、WEの各信号は、Lowアクティブである。

### [0032]

クロック(CLK)信号は、SDRAMへのデータ書き込み、及び読み出し時の同期クロックである。また、SDRAMからデータの読み出しを行う際は、ライト・イネーブル(WE)信号は、Highのままである。

### [0033]

読み出しを行う際は、まず最初に、SDRAMのチップセレクト(CS)信号をアクティブにする。

### [0034]

次に、バンク及び行アドレスを指定するアクティブコマンドを発行する。一般に、SDRAMは複数のアドレス設定方式を適用可能であるが、特に高速読み出しを行う場合は、図11に示す様に、バンクと行アドレス(Rowアドレス)を初期設定し、その後、1クロックごとに、列アドレス(Columnアドレス)が自動的に1つずつ繰り上がるアドレス設定方式を採用する。このようにSDRAMでは、指定したバンクの行アドレスにおいて連続する列アドレスデータは、クロックに同期して連続して、高速読み出しが可能である。なお、連続してリードできるバースト長は、列アドレスが8ビット(256列)の場合、最大256ワードである。

#### [0035]

1行分のデータを読み終えるまで、行アドレスは一定に保たれる。このアドレス設定方式は、行アドレスと列アドレスをランダムに設定する方式よりも、高速 読み出しが可能である。

#### [0036]

チップセレクト(CS)信号をアクティブにした後、バンクと行アドレスを設定する。アドレス信号(ADD [11:0])にバンクと行アドレスデータを同時に設定し、ロウ・アドレス・ストローブ(RAS)信号をアクティブにして、SDRAM内部にバンクと行アドレスを取り込む。次に、アドレス信号(ADD

[11:0])に列アドレスデータを設定し、コラム・アドレス・ストローブ(CAS)信号をアクティブにして、SDRAM内部に列アドレスの初期値を取り込む。列アドレスは256列しかないため、アドレス信号の上位4ビットは無視される。

### [0037]

コラム・アドレス・ストローブ(CAS)信号は、SDRAMからデータを読み出している間、アクティブ状態に保たれる。コラム・アドレス・ストローブ(CAS)信号がアクティブ状態の間、1クロックごとに(クロックに同期して)、列アドレスが1つずつインクリメントされる(繰り上がる)。

# [0038]

以上のアドレス制御により、バンク、行アドレス、及び列アドレスによって指定されるアドレスに格納されているデータが、SDRAMのデータ信号(DATA [31:0])から出力される。

### [0039]

ただし、列アドレスを設定した直後にデータが出力されるわけでは無く、CASレーテンシが経過してからデータが出力される。通常、CASレーテンシは、2クロックか3クロックである。すなわち、SDRAMからデータを読み出す場合、アクティブコマンドの設定、列アドレスの設定、CASレーテンシがあるため、チップセレクト(CS)信号をアクティブにしてから最初のデータが出力されるまで、最小でも4クロック程度必要となる。

### [0040]

1行分のデータの読み出しが完了し、続いて次の行をリードする場合には、バンク及び行アドレスを指定するアクティブコマンドを再度、発行し、上記のプロセスを繰り返す必要がある。

### [0041]

図12は、SDRAMのライト(書き込み)タイミングチャートである。図1 2のCS、RAS、CAS、WEの各信号は、Lowアクティブである。

### [0042]

クロック(CLK)信号は、SDRAMへのデータ書き込み、及び読み出し時

の同期クロックである。

### [0043]

書き込み行う際は、まず最初に、SDRAMのチップセレクト (CS) 信号をアクティブにする。

### [0044]

次に、バンク及び行アドレスを指定するアクティブコマンドを発行する。一般に、SDRAMは複数のアドレス設定方式を適用可能であるが、特に高速書き込みを行う場合は、図12に示す様に、バンクと行アドレス(Rowアドレス)を初期設定し、その後、1クロックごとに、列アドレス(Columnアドレス)が自動的に1つずつ繰り上がるアドレス設定方式を採用する。このようにSDRAMでは、指定したバンクの行アドレスにおいて連続する列アドレスデータは、クロックに同期して連続して、高速書き込みが可能である。なお、連続してライトできるバースト長は、列アドレスが8ビット(256列)の場合、最大256ワードである。

### [0045]

1行分のデータを書き終えるまで、行アドレスは一定に保たれる。このアドレス設定方式は、行アドレスと列アドレスをランダムに設定する方式よりも、高速書き込みが可能である。

### [0046]

チップセレクト(CS)信号をアクティブにした後、バンクと行アドレスを設定する。アドレス信号(ADD [11:0])にバンクと行アドレスデータを同時に設定し、ロウ・アドレス・ストローブ(RAS)信号をアクティブにして、SDRAM内部にバンクと行アドレスを取り込む。次に、アドレス信号(ADD [11:0])に列アドレスデータを設定し、コラム・アドレス・ストローブ(CAS)信号をアクティブにして、SDRAM内部に列アドレスの初期値を取り込む。列アドレスは256列しかないため、アドレス信号の上位4ビットは無視される。

#### [0047]

コラム・アドレス・ストローブ(CAS)信号は、SDRAMへデータの書き

込みをしている間、アクティブ状態に保たれる。コラム・アドレス・ストローブ (CAS) 信号がアクティブ状態の間、1クロックごとに(クロックに同期して )、列アドレスが1つずつインクリメントされる(繰り上がる)。

### [0048]

また、コラム・アドレス・ストローブ (CAS) 信号をアクティブにすると同時に、ライト・イネーブル (WE) 信号をアクティブにする。

### [0049]

以上のアドレス制御により、ライト・イネーブル(WE)信号がアクティブ状態の時、バンク、行アドレス、及び列アドレスによって指定されるアドレスに、SDRAMのデータ信号(DATA [31:0])へ入力されるデータが書き込まれる。

### [0050]

ライトの場合はリードの場合と違って、CASレーテンシに関係無く、列アドレスを設定するのと同時にデータが書き込まれる。すなわち、SDRAMへデータを書き込む場合、チップセレクト(CS)信号をアクティブにしてから最初のデータを書き込むまでに、アクティブコマンドの設定、列アドレスの設定で2クロックとなる。

#### $[0\ 0\ 5\ 1]$

1行分のデータの書き込みが完了し、続いて次の行へライトする場合には、バンク及び行アドレスを指定するアクティブコマンドを再度、発行し、上記のプロセスを繰り返す必要がある。

#### [0052]

以下、図9の説明に戻る。

#### [0053]

ローカルCPU803では、通常、多重化順序の決定を一定時間単位(T)で行う。従来例では、T=100ms単位で多重化処理を行う場合を想定する。また、一本に多重化されたMPEG2-TSのパケット列は、伝送路の規格に準拠した伝送レート(あらかじめ定められた固定レート)で出力される。従来例では、出力伝送レートを38.1Mbpsとする。また、データ多重化装置内部の動

作周波数は、30MHzとする。

### [0054]

ローカルCPU803が100ms単位で多重化処理を行う際に、時間軸情報、PIDの書き換えを行うが、その時、チャンネルバッファ801のメモリに格納されたパケット列は、ローカルCPU803により読み書きされる。そのため、ローカルCPU803が多重化処理を行う100ms分のパケット列は、あらかじめチャンネルバッファ801に格納されている必要がある。

### [0055]

すなわち、チャンネルバッファ801にパケット列が入力されてから、ローカルCPU803が多重化処理を行うまでに、最低100msの遅延が生じる。

### [0056]

第2のアドレス制御手段805では、出力バッファ804のメモリに格納された、一本のMPEG2-TSに多重されたパケット列を固定レート(38.1Mbps)で出力する。この伝送路規格に準拠した出力レートとデータ多重化装置内部の動作周波数(30MHz)は同期していないため、クロックのジッタ吸収のための出力バッファ804が必要である。

#### [0057]

ローカル CPU803 での多重化処理単位が 100 m s であるため、出力バッファ 804 がアンダーフロー、オーバーフローしないためにも、出力バッファ 804 には最低 100 m s 分以上のパケット列を格納しておく必要がある。通常、出力バッファ 804 では、 100 m s  $+\alpha$  から 200 m s  $+\alpha$  の間でバッファ制御される。

### [0058]

すなわち、出力バッファ804では、100msから200ms以上の遅延が 生じる。

### [0059]

上記の通り、データ多重化装置全体でのパケット列の遅延は、ローカルCPU 803での多重化処理100ms分と、出力バッファ804での100msから 200ms分を合計して、約200msから300msとなる。 [0060]

### 【非特許文献1】

ISO/IEC 13818-1, "Information Technology - Generic Coding of Moving Pictures and Associated Audio: Part 1 - Systems", Nov. 1994

### $[0\ 0\ 6\ 1]$

### 【発明が解決しようとする課題】

しかし、以上の様にデータ入力とデータ多重化処理用にチャンネルバッファを 用い、さらに、一本に多重化されたパケット列を伝送路の規格に準拠した伝送レートで出力するために出力バッファを用いた構成にした場合、データ多重化装置 内部でのパケット列の遅延が300ms程度かかってしまうという問題があった

### [0062]

映像信号や音声信号をオンデマンドで視聴する場合は、視聴を開始する時に300ms程度の遅延が生じるだけなので問題はないが、プライベートデータ信号に関しては、データの送受信を行う度に、300msの遅延が生じてしまうため問題となる。

#### [0063]

特に、例えば、プライベートデータ信号内にインタラクティブにページ単位の呼び出しを行うインターネット情報を含む I Pパケット列を格納してデータ配信を行う場合、データの送受信毎(ユーザのインタラクション毎)に300msの遅延が生じていては問題である。そのため、データ多重化装置でのプライベートデータ信号の遅延は、数十ms以内に収めることが望ましい。

#### [0064]

本発明は、上記問題点を解決し、入力された複数チャンネルのパケット列を多重化処理して多重パケット列を生成し出力する際に、プライベートデータ信号のパケット列のデータ多重化装置内部での遅延を数十msに抑えることができるデータ多重化方法及びデータ多重化装置等を提供することを目的とする。

#### [0065]

#### 【課題を解決するための手段】

上記問題点を解決するために、本発明の第一のデータ多重化方法は、1チャンネル以上の第一のパケット列と、第二のパケット列を多重化するデータ多重化方法であって、1チャンネル以上の第一のパケット列を多重化して生じたNULLパケットを、第二のパケット列を構成するパケットに入れ替えて出力するデータ多重化方法であり、かかるデータ多重化方法により、第二のパケット列の遅延を数十msに抑えることができる。

### [0066]

また、本発明の第二のデータ多重化方法は、複数チャンネルのパケット列をチャンネル単位で格納するメモリと、複数チャンネルのパケット列を多重して多重パケット列を生成するためのパケット列の多重化順序をあらかじめ定めた時間単位で生成するステップと、生成されたパケット列の多重化順序を格納するメモリと、多重化順序を格納するメモリにおいてパケット列の格納状態を示すフラグを生成するステップと、多重化順序を格納するメモリにおけるパケット列の格納状態を示すフラグにより、あらかじめ定めた時間単位で多重化を行うパケット列の総数を制御するステップと、パケット列の出力総数を設定するステップと、パケット列の出力開始アドレスを格納するメモリと、チャンネル単位で格納されたパケット列よりNULLパケット列を検出するステップとを有し、チャンネル単位で格納されたメモリよりパケット列を出力する際に、NULLパケット列を検出するステップによりNULLパケットが検出された場合、パケット列の出力開始アドレスを格納するメモリに格納されたアドレスの示すパケット列に入れ替えて出力する様にしたものである。

#### $[0\ 0\ 6\ 7]$

また、上記のデータ多重化方法を用いた、データ多重化装置や送信装置により 、遅延が少なく、パケット列を送出できる。

#### $[0\ 0\ 6\ 8]$

さらに、上記の送信装置から送信されたストリームを受信し、出力する受信装置により、遅延が少なく、データを出力できる。

#### [0069]

#### 【発明の実施の形態】



以下、本発明の実施の形態について図面を用いて詳細に説明する。

### [0070]

(実施の形態)

### [0071]

図1は、本発明の実施の形態におけるデータ多重化装置1を説明するための装置のブロック図である。

### [0072]

本実施形態のデータ多重化装置 1 は、複数チャンネルのMPEG 2 - TSパケット列を受信し、1 本の多重化されたMPEG 2 - TSパケット列を出力するものである。

### [0073]

図1において、101はチャンネルバッファ、102はアドレス制御手段、103はパケット列多重化順序生成手段、104はパケット列多重化順序格納手段、105はパケット列多重化順序格納状態フラグ生成手段、106はパケット列多重化総数制御手段、107はパケット列出力手段、108はローカルCPU、109はパケット列出力総数設定手段、110はパケット列出力開始アドレス格納手段、111はNULLパケット列検出手段、112はパケット列入れ替え手段である。

# [0074]


本実施形態において、チャンネルバッファ101は、請求項に記載されたパケット列格納手段であることを示す。従って、本発明のパケット列格納手段が、チャンネルバッファ101に限定されることを意味しない。

#### [0075]

チャンネルバッファ101では、入力される複数チャンネルのMPEG2-TSパケット列(ディジタルデータ)を受信し、チャンネル毎に格納する。本発明では、記憶容量が大きく、かつ高速転送が可能なSDRAMでチャンネルバッファ101を構成している。

### [0076]

SDRAM等のDRAMは、一般的に、SRAMに較べてディジタルデータの



### [0077]

又、請求項に記載した発明は、メモリそのものの遅延の有無を問題にしておらず、任意のメモリを使用するデータ多重化装置、又はデータ多重化方法等について適用可能である。

### [0078]

パケット列多重化順序生成手段103では、入力された複数チャンネルのパケット列を、各チャンネル毎の伝送レートに応じて、多重して一本の多重パケット列を生成するためのパケット列の多重化順序を生成する。伝送レートに応じた多重化順序の生成とは、例えば、以下の処理を言う。まず、伝送レートを担保するために必要な単位時間あたりの送出パケット数を決定し、次に当該送出パケット数分のパケットを均等に送出するように、複数のパケットをスケジューリングして送出する。ただし、パケット列多重化順序生成手段103は、他のアルゴリズムで、伝送レートに応じてパケット列の多重化順序を生成しても良い。

### [0079]

多重化処理は、通常、あらかじめ定めた時間単位(T)で行われる。本実施の 形態では、T=100ms単位で多重化処理を行う場合を想定する。また、一本 に多重化されたMPEG2-TSのパケット列は、伝送路の規格に準拠した伝送 レート(あらかじめ定められた固定レート)で出力される。本実施の形態では、 出力伝送レートを38.1Mbpsとする。

#### [0080]

また、データ多重化装置内部の動作周波数は、30MHzとする。パケット列 多重化順序生成手段103は、30MHzのクロックに同期して多重化順序を生 成する。

### [0081]

図2は、本発明の実施の形態例を示すパケット列多重化順序格納手段104を 説明するための概念図である。

### [0082]

パケット列多重化順序格納手段104では、パケット列多重化順序生成手段103により生成されたパケット列の多重化順序を格納する。パケット列多重化順序格納手段104は、パケット列を蓄積する動作を行うソフトウェアまたは/およびハードウェアと、メモリで構成される。チャンネルバッファ101に格納されている複数チャンネルのMPEG2-TSパケット列の多重化順序を生成し格納する際には、MPEG2-TSのパケット(1パケット=188byte)を全て格納するのではなく、パケットが格納されているチャンネルバッファ101のパケットの先頭アドレス(32bit)のみ格納する。そうすることで、パケット列多重化順序格納手段104のメモリ容量を削減できる。上記の「パケット列の多重化順序を格納する」とは、複数チャンネルのMPEG2-TSパケットの先頭アドレス(32bit)を多重化の順序で格納することを言う。

### [0083]

また、パケット列多重化順序格納手段104のメモリは、ある一定の大きさの容量を持たなければならない。本実施の形態では、多重化処理をT=100ms単位で行うため、最低でも100ms分のパケット列の多重化順序を格納しなければならない。出力伝送レートが38.1Mbpsなので、100ms分のデータ量は、3.81Mbit(=476250byte)である。MPEG2-TSの1パケット当りの大きさは、188byteであるため、100ms分のパケット数は、約2534パケットとなる。

#### [0084]

しかし、パケット列多重化順序格納手段104のメモリ容量を100ms分(2534パケット分)にしてしまうと、データ多重化装置の動作クロック30MHzと出力伝送レート38.1Mbpsが非同期であるため、パケット列多重化順序格納手段104のメモリがオーバーフロー、又はアンダーフローを起こしてしまい、多重化処理が破綻してしまう。

#### [0085]

そこで、パケット列多重化順序格納手段104のメモリは、100ms  $+\alpha$ から200ms  $+\alpha$ の間でバッファ制御されるのが望ましい。すなわち、パケット列多重化順序格納手段104のメモリの容量は、300ms 分程度必要である。本実施形態では、メモリの容量を8192パケット分(約323ms分)とする。すなわち、1パケット分に必要な容量は32bitなので、メモリの総容量は256Kbitとなる。なお、本メモリは、SDRAM、DRAM、SRAM等、どのメモリで実現しても構わない。

### [0086]

図2では、3本のチャンネルのデータを多重化する際の、パケット列多重化順序格納手段104の様子を示している。チャンネルAは、1.5Mbpsのデータ、チャンネルBは、3Mbpsのデータ、チャンネルCは、4Mbpsのデータである。パケット列多重化順序格納手段104は、8192パケット分の先頭アドレス(1パケット当り、32bit)を格納できる。

# [0087]

多重化処理単位T=100msで多重化すべきパケットの総数は、伝送レート38.1Mbpsで約2534パケットである。チャンネルAは1.5Mbpsであるので、100msで100パケットを多重処理する。チャンネルBは3Mbpsであるので、100msで200パケットを多重処理する。チャンネルCは4Mbpsであるので、100msで266パケットを多重処理する。100msで多重するパケットの総数は2534パケットなので、残りの1968パケットは、NULLパケット(無効パケット)を多重してトータル2534パケットとする。

### [0088]

それぞれのチャンネルのパケットの多重位置は、例えば、パケット列多重化順序生成手段104により出現間隔が均等になるように多重される。チャンネルAは、2534パケット中、100パケットが存在するので、パケット列多重化順序格納手段において、約25パケット毎に出現する。同様に、チャンネルBは、約13パケット毎に出現する。同様にチャンネルCは、約10パケット毎に出現する。なお、パケットの多重位置について、パケットが均等に出現することは必

須ではない。

[0089]

以下、図1の説明に戻る。

[0090]

パケット列多重化順序格納状態フラグ生成手段105では、パケット列多重化順序格納手段104においてパケット列の格納状態を示すフラグを生成する。上述した通り、パケット列多重化順序格納手段104のメモリは、100ms+ $\alpha$ から200ms+ $\alpha$ の間でバッファ制御されるのが望ましい。よって、本実施形態では、図2に示す通り、100ms+ $\alpha$ の位置に、A1most Emptyフラグを設定する。さらに、200ms+ $\alpha$ の位置に、A1most Fullフラグを設定する。100ms分が約2534パケットなので、A1most Emptyフラグは、2560パケット分の位置に設定する。また、A1most Fullフラグ5120パケット分の位置に設定する。なお、A1most EmptyフラグとA1most Fullフラグはパケット列の格納状態を示すフラグであり、A1most Emptyフラグは、バッファに十分空き領域が存在することを示すフラグである。また、A1most Fullフラグは、バッファに余裕がなくなっていることを示すフラグである。

#### [0091]

パケット列多重化総数制御手段106では、パケット列多重化順序格納状態フラグ生成手段105により生成されたパケット列の格納状態を示すフラグにより、あらかじめ定めた時間単位(T=100ms)で多重化を行うパケット列の総数を制御する。

### [0092]

本実施形態では、100ms分のパケット数は、約2534パケットであるため、通常、100msで多重化するパケットの総数は、2534パケットとなる。しかし、上述した通り、毎回、2534パケット分のパケット列を生成していると、データ多重化装置の動作クロック30MHzと出力伝送レート38.1Mbpsが非同期であるため、パケット列多重化順序格納手段104のメモリが、いつかオーバーフロー、又はアンダーフローを起こしてしまい、多重化処理が破

綻してしまう。

### [0093]

そこで、パケット列多重化順序格納状態フラグ生成手段105により生成されたAlmost Emptyフラグ、及びAlmost Fullフラグを用いてバッファ制御を行う。パケット列多重化総数制御手段106では、100ms単位で多重化するパケット列の総数を決定する。総数を決定する際に、パケット列多重化順序格納状態フラグ生成手段105により生成したフラグを参照し、Almost Emptyフラグがイネーブルであれば、前の100msでのパケット列の総数から一定の数だけパケット列の数を増やして、次の100msのパケット列の総数とする。Almost Fullフラグがイネーブルであれば、前の100msでのパケット列の総数から一定の数だけパケット列の数を減らして、次の100msのパケット列の総数とする。

### [0094]

例えば、前回の100msのパケット列の総数が、2534パケットであって、Almost Emptyフラグがイネーブルであれば、次の<math>100msのパケット列の総数を、前回より1パケット増やして、2535パケットとする。

#### [0095]

逆に、前回の100msのパケット列の総数が、2534パケットであって、Almost Fullフラグがイネーブルであれば、次の100msのパケット列の総数を、前回より1パケット減らして、2533パケットとする。

#### [0096]

以上の様に、パケット列多重化総数制御手段106で求められた次の100m sのパケット列の総数に従い、パケット列多重化順序生成手段103では、次の 100msの多重化順序を生成する。なお、上記のパケット列の総数を決定する アルゴリズムは一例であり、メモリがオーバーフロー又は、アンダーフローしな いようにパケット列の総数を決定するアルゴリズムであれば何でも良い。

#### [0097]

パケット列出力手段107では、パケット列多重化順序格納手段104に格納された一本に多重されたパケット列を、伝送路の規格に準拠した伝送レート(固

定レート=38.1Mbps)で出力する。パケット列多重化順序格納手段104には、MPEG2-TSパケット(188byte)の先頭アドレス(32bit)が格納されている。パケット列出力手段107では、このアドレスに従い、順番にチャンネルバッファ101からパケット列を取り出して、伝送レート38.1Mbpsに従って伝送路へデータ出力を行う。

# [0098]

ローカルCPU108では、多重化に伴う、時間軸情報、PIDの書き換えを チャンネルバッファ11のメモリ上で行う。

# [0099]

アドレス制御手段102では、チャンネルバッファ101のアドレス制御を行う。データ多重化装置にデータを入力する際には、チャンネルバッファ101に入力できるだけの空き領域がないと入力できない。なぜならば、空き領域が無いと、すでに入力されているデータの上に次の入力データを上書きしてしまうからである。すわなち、チャンネルバッファ101の各チャンネルの空き状態を監視しながら、データを多重化装置へデータを入力しなければいけない。

# [0100]

すなわち、データ多重化装置への複数チャンネルのデータの入力は、一定の伝送レート(垂れ流し状態)で入力できない。チャンネルバッファ101に蓄積されているデータが、多重化処理されてデータ多重化装置から出力されていなければ、チャンネルバッファ101に空き領域ができていないため、次のデータを入力できないからである。

#### $[0\ 1\ 0\ 1]$

よって、本実施形態のデータ多重化装置では、チャンネルバッファ101に空き領域ができてから、次のデータの入力を行う構成となっている。本実施例では、ブロック単位でデータ多重化装置へのデータ入力を行う。1ブロックのサイズは、128Kbyteとする。すなわち、アドレス制御手段102では、多重化処理済みのブロックを一定時間の間、次に入力されるパケット列で上書きされないように、チャンネルバッファ101のアドレスを制御する。

### [0102]

図3は、本発明の実施の形態例を示すチャンネルバッファを説明するための概 念図である。

### [0103]

図3は、チャンネルバッファ101内にある複数チャンネルのバッファの内、1チャンネル分のバッファの構成を示している。本実施形態では、128Kbyteのブロック単位でチャンネルバッファへデータ入力を行う。1つのチャンネルに対して、8つのブロックを持っており、3つの状態に分けることができる。1つ目は、データ入力中のブロックである。2つ目は、多重化処理中のブロックである。3つ目は、伝送路へ固定レート=38.1Mbpsで出力中のブロックである。

### [0104]

データ入力中のブロックに関しては、100ms単位で1ブロック以上は発生しない。1ブロックのサイズは128Kbyte(=1Mbit)なので、本実施例のデータ多重化装置では、1チャンネル当りのデータのレートは、最大10MbpsのMPEG2-TSまで対応可能である。なお、1ブロック当り(128Kbyte)に入っているデータ量は、データ入力が100ms単位で1ブロック以下なので、最低でも100ms分以上のデータ量となる。

#### [0105]

多重化処理中のブロックに関しては、100ms単位での多重化処理なので、 最低でも1ブロック分あれば良い。本実施形態では、3ブロック分確保する。

#### [0106]

伝送路へ固定レート=38.1Mbpsで出力中のブロックに関しては、本実施形態では、最低でも4ブロック分必要である。パケット列多重化順序格納手段104に格納されるパケット列は、ジッタ吸収のためパケット列多重化順序格納状態フラグ生成手段105により生成されたフラグを用いて、格納しているパケット列の数を制御している。

### [0107]

パケット列多重化順序格納手段104に格納できる最大のパケット数は、8192パケット(約323ms分)なので、多重化処理後、伝送路へデータが出力

されるまで、最大323msかかることになる。すなわち、チャンネルバッファ101では、多重化処理後、最大323ms分のデータを、保持しておかなければならない。1ブロックで100ms分以上のデータ量であるので、4ブロック分のデータを保持しておく必要がある。そうすることで、多重化処理済みのブロックを、次に入力されるパケット列で上書きされることが無くなる。

# [0108]

以上の様に、データ多重化装置内部では、パケット列の多重化処理に伴い、パケット列がチャンネルバッファ101に入力されてから、多重処理され、出力されるまでに遅延が生じている。

### [0109]

本実施例では、多重化処理単位が100msなので、多重化処理で最低100msの遅延が生じ、かつジッタ吸収のためパケット列多重化順序格納手段104において100msから200ms程度の遅延が生じる。つまり、多重化装置内部では、300ms程度の遅延が生じることになる。

# [0110]

映像信号や音声信号をオンデマンドで視聴する場合は、視聴を開始する時に300ms程度の遅延が生じるだけなので問題はないが、プライベートデータ信号に関しては、データの送受信を行う度に、300msの遅延が生じてしまうため問題となる。

#### [0111]

特に、プライベートデータ信号内にインターネット情報を含むIPパケット列を格納してデータ配信を行う場合、データの送受信毎(ユーザのインタラクション毎)に300msの遅延が生じていては問題である。そのため、データ多重化装置でのプライベートデータ信号の遅延は、数十ms以内に収めることが望ましい。

# [0112]

そこで本実施形態では、映像信号や音声信号のパケット列とは別の多重化処理 方法で、プライベートデータパケット列の多重化処理を行う。

### [0113]

プライベートデータのパケット列は、映像信号や音声信号と違い、時間軸情報の書き換え等が不要である。すなわち、映像信号や音声信号で発生していた多重化処理単位100msの遅延をなくすことができる。

### [0114]

また、時間軸情報が不要なため、一本に多重化処理されるパケット列のどこに プライベートデータパケット列が多重化されても構わない。

# [0115]

通常、一本に多重化処理されるパケット列には出力伝送レートを保つために、映像、音声パケット列以外にNULLパケット列が挿入してある。NULLパケット列は、伝送レートを保つために挿入されているだけであって、受信側で映像、音声をデコードして視聴する時には捨てられる。

# [0116]

すなわち、NULLパケット列が挿入されているところにプライベートデータ のパケット列を入れ替えて出力伝送することが可能である。

### [0117]

上記理由により、データ多重化装置に入力されたプライベートデータのパケット列は、チャンネルバッファ101に入力後、直ちに出力処理され、データ多重化装置の出力部でNULLパケット列と入れ替えて出力されれば、映像パケット列や音声パケット列とは異なり、データ多重化装置内部での遅延を限りなく小さくできる。

#### [0118]

以下、図1に戻り、プライベートデータのパケット列の多重化処理方法を説明 する。

#### [0119]

パケット列出力総数設定手段109では、チャンネルバッファ101に入力されたプライベートデータのパケット列を1ブロック分まとめて出力できるように、1ブロック内に含まれるパケット数の総数を設定する。

### [0120]

本実施形態では、1ブロック=128Kbvteなので、ブロックのヘッダ情

報(224byte)を除くと、1ブロック当り最大696個のプライベートデータのTSパケットが格納されている。すなわち、パケット列出力総数設定手段109では、最大696まで出力パケット数を設定できる。パケット列出力総数設定手段109で設定されたパケット数の単位でプライベートデータの多重出力処理が行われる。

### [0121]

パケット列出力開始アドレス格納手段110では、プライベートデータを1ブロック分まとめて出力するために、ブロック内の先頭パケット列の先頭アドレスを格納する。格納されたアドレスから順番に、パケット列出力総数設定手段109で設定されたパケット数だけプライベートデータパケット列が多重出力処理される。

### [0122]

多重出力処理を開始する際のトリガ条件は、パケット列出力開始アドレス格納 手段110に先頭アドレスが書き込まれたことである。先頭アドレスが書き込ま れたら、通常、直ちにプライベートデータのパケット列の多重出力処理が開始さ れる。

#### [0123]

NULLパケット列検出手段111では、パケット列多重化順序格納手段104に格納されたパケット列がパケット列出力手段107により出力される際に、NULLパケット列であるかどうかを検出する。

#### [0124]

TSパケットには、パケット列を識別する13bitのPIDが付いており、NULLパケット列についてはPID=0x1FFFと定められている。パケット列出力手段107によりパケット列が出力される際に、各パケット列のPID値を0x1FFFと比較することでNULLパケット列を検出することができる。

#### [0125]

図4は、本発明の実施の形態例を示すパケット列入れ替え手段112を説明するための概念図である。

### [0126]

図4では、4本のチャンネルのデータを多重化する際の、パケット列多重化処理の様子を示している。チャンネルAは、1.5Mbpsの映像音声データ、チャンネルBは、3Mbpsの映像音声データ、チャンネルCは、4Mbpsの映像音声データ、もう1チャンネルはプライベートデータである。パケット列多重化順序格納手段104は、8192パケット分の先頭アドレス(1パケット当り、32bit)を格納できる。

### [0127]

多重化処理単位T=100msで多重化すべきパケットの総数は、伝送レート38.1Mbpsで約2534パケットである。チャンネルAは1.5Mbpsであるので、100msで100パケットを多重処理する。チャンネルBは3Mbpsであるので、100msで200パケットを多重処理する。チャンネルCは4Mbpsであるので、100msで266パケットを多重処理する。100msで多重するパケットの総数は2534パケットなので、通常、残りの1968パケットは、NULLパケット(無効パケット)を多重してトータル2534パケットとする。

#### [0128]

それぞれのチャンネルのパケットの多重位置は、パケット列多重化順序生成手段103により出現間隔が均等になるように多重される。チャンネルAは、2534パケット中、100パケットが存在するので、パケット列多重化順序格納手段104において、約25パケット毎に出現する。同様に、チャンネルBは、約13パケット毎に出現する。同様にチャンネルCは、約10パケット毎に出現する。それ以外の多重位置には、NULLパケット列が多重される。なお、上記のチャンネルのパケットの多重位置は、出現間隔が均等になるように多重されことは必須ではなく、他の多重化方法でも良い。

### [0129]

パケット列多重化順序格納手段104に格納されたパケット列がデータ多重化装置より出力伝送される前に、パケット列入れ替え手段112では、NULLパケット列検出手段111において検出されたNULLパケットの多重位置にプラ

イベートデータのパケット列を入れ替えて出力伝送する。NULLパケット列の 検出は、PID値を0x1FFFと比較することで検出できる。

### [0130]

パケット列出力開始アドレス格納手段110にプライベートデータパケット列の先頭アドレスが書き込まれたら、直ちにパケット列入れ替え手段112でNULLパケット列とプライベートデータパケット列の入れ替え処理が開始される。NULLパケット列と入れ替えを行うプライベートデータのパケット列の総数は、パケット列出力総数設定手段109に設定されている。

# [0131]

NULLパケット列と入れ替えを行ったプライベートデータパケット列の合計数が、パケット列出力総数設定手段109に設定された値と一致したら、当該ブロックに含まれるプライベートデータパケット列の多重出力処理が完了したことになる。

### [0132]

続いて、次のブロックのプライベートデータパケット列の多重出力処理に移行する。次のブロックのプライベートデータパケット列も上記と同様の方法で多重出力処理が行われる。

### [0133]

以上の様に、本実施形態によれば、パケット列出力総数設定手段により、プライベートデータのパケット列を1ブロック分まとめて出力できるようにし、かつパケット列出力開始アドレス格納手段により、先頭アドレスが書き込まれたら直ちにプライベートデータのパケット列の多重出力処理が開始されるようにし、かつNULLパケット列検出手段により、出力されるパケット列がNULLパケット列であるかどうかを検出するようにし、かつパケット列入れ替え手段により、検出されたNULLパケットの多重位置にプライベートデータのパケット列を入れ替えて出力伝送する様にしたので、データ多重化装置内部におけるプライベートデータ信号のパケット列の遅延を数十msに抑えることができる。

### [0134]

以上、実施の形態で説明したように、入力された複数チャンネルのパケット列

をチャンネルバッファに格納し多重化処理して多重パケット列を生成し出力する 際に、入力された複数チャンネルのパケット列をチャンネルバッファに格納し多 重化処理して多重パケット列を生成し出力する際に、あらかじめ定めた時間単位 で多重化順序を生成し、かつ多重化順序を格納するメモリにおけるパケット列の 格納状態を示すフラグにより、あらかじめ定めた時間単位で多重化を行うパケッ ト列の総数を制御し、かつチャンネルバッファのアドレスは、あらかじめ定めた ブロック単位で制御し、かつ多重化処理済みのブロックを一定時間の間、次に入 力されるパケット列で上書きされないようにチャンネルバッファのアドレスを制 御し、かつプライベートデータのパケット列を1ブロック分まとめて出力できる ようにパケット列の総数を設定し、かつプライベートデータの先頭アドレスが書 き込まれたら直ちにプライベートデータのパケット列の多重出力処理が開始され るようにし、かつ出力されるパケット列がNULLパケット列であるかどうかを 検出するようにし、かつ検出されたNULLパケットの多重位置にプライベート データのパケット列を入れ替えて出力伝送する様にしたので、出力バッファを使 用せず、チャンネルバッファのみで、データの入力と多重化処理と伝送路の規格 に準拠した伝送レートでの出力処理を行うことができ、かつデータ多重化装置内 部におけるプライベートデータ信号のパケット列の遅延を数十m s に抑えること ができる。

### [0135]

なお、本発明は、上記実施形態に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。

### [0136]

本発明を適用可能なデータ多重化装置は、MPEG2-TSパケット列を多重化するデータ多重化装置に限らない。又、映像信号又は音声信号のデータ多重化装置にも限らない。本発明は、1つの記憶手段のみで、任意のディジタルデータを多重化し、伝送路の規格に準拠した伝送レート出力するデータ多重化装置又はデータ多重化方法に適用可能である。

### [0137]

特に、映像信号、音声信号、プライベートデータ信号、又はその他の連続するディジタルデータを多重化するデータ多重化装置、又はデータ多重化方法において有効である。これらのデータは、メモリの最大出力レート又は最大入力レートに近い高速大容量のデータ伝送が必要な場合が多く、データ伝送効率を出来る限り上げることが必要だからである。

### [0138]

又、データ伝送の最終端末である受信装置(例えば、テレビやステレオ装置)のバッファに蓄えられているディジタルデータが空になると、映像や音声が途切れると言う不都合を生じるため、当該最終端末において、時間軸上の信号の連続性を維持することが求められる。従って、一定以上のデータ伝送の遅延が許されない。そのため、映像信号等のデータ多重化装置等におけるデータ伝送の遅延を出来るだけ小さくし、データ伝送効率の高いシステムを実現することが求められる。かかる点からも、映像信号、音声信号、プライベートデータ信号、又はその他のディジタルデータを多重化するデータ多重化装置又はデータ多重化方法に対して、本発明の適用効果が大きい。

# [0139]

また、本実施の形態において、NULLパケットに入れ替えられるパケットは、プライベートデータを構成するパケットであったが、他のパケットであっても良い。つまり、本実施の形態において、1チャンネル以上の第一のパケット列と、第二のパケット列を多重化するデータ多重化方法であって、1チャンネル以上の第一のパケット列を多重化して生じたNULLパケットに、前記第二のパケット列を構成するパケットを入れ替えて出力するデータ多重化方法、データ多重化装置等について説明した。なお、かかるデータ多重化方法等における第二のパケット列は、時間軸情報を有しない情報から構成されることが好適であることは、上述した通りである。

### [0140]

さらに、本実施の形態における処理は、ソフトウェアで実現しても良い。そして、このソフトウェアをソフトウェアダウンロード等により配布しても良い。また、このソフトウェアをCD-ROMなどの記録媒体に記録して流布しても良い

。なお、このことは、本明細書における他の実施の形態においても該当する。なお、本実施の形態におけるデータ多重化方法を実現するソフトウェアは、以下のようなプログラムである。つまり、このプログラムは、コンピュータに、1チャンネル以上の第一のパケット列と、第二のパケット列を取得するパケット取得ステップと、1チャンネル以上の第一のパケット列を多重化する多重化ステップと、多重化ステップで多重化したパケット列からNULLパケットを検出するステップと、検出したNULLパケットを第二のパケット列を構成するパケットに入れ替えて出力するステップを実行させるためのプログラム、である。

### [0141]

(実施の形態2)

### [0142]

図5は、本発明の実施の形態における送受信システムを説明するためのブロック図である。本送受信システムは、サーバ装置501、送信装置502、受信装置503を有する。

### [0143]

サーバ装置501は、送信するコンテンツを格納していおり、複数チャンネル のコンテンツを送信装置502に供給する。

#### [0144]

送信装置502は、多重化装置1と送信手段5021を有する。多重化装置1は、サーバ装置501からチャンネルごとのコンテンツを取得する。多重化装置1の詳細は、実施の形態1で説明したので、ここでの説明は省略する。

#### [0145]

送信手段5021は、多重化装置1の出力である多重化されたストリームを送信する。送信手段5021は、放送手段で実現することが好適であるが、無線または有線の通信手段でも実現可能である。

#### $[0\ 1\ 4\ 6\ ]$

受信装置503は、送信装置502から送信されるストリームを受信し、出力する。受信装置503は、受信手段5031、入力受付手段5032、パケット取得手段5033、出力手段5034を有する。

## [0147]

受信手段5031は、送信装置502からストリームを受信する。受信手段5031は、放送を受信する手段で実現されることが好適であるが、無線または有線の通信手段でも実現可能である。

#### [0148]

入力受付手段5032は、ユーザからの入力(例えば、リモコン信号)を受け付ける。入力受付手段5032は、例えば、赤外線受光部とリモコンのドライバーソフト等で実現され得る。

## [0149]

パケット取得手段5033は、入力受付手段5032が受け付けた入力にしたがって、受信手段5031が受信したストリーム中のパケットを取得する。入力受付手段5032がチャンネル「6」を示す信号を受け付けた場合に、パケット取得手段5033は、チャンネル「6」に該当する番組に対応するパケットを取得する

## [0150]

出力手段503は、パケット取得手段5033が取得したパケットを出力する。出力とは、通常、ディスプレイへの表示、およびスピーカーへの音出力をうが、外部の装置への送信等を含んでも良い。出力手段503は、ディスプレイやスピーカー等の出力デバイスを含むと考えても含まないと考えても良い。出力手段503は、出力デバイスのドライバーソフトまたは、出力デバイスのドライバーソフトと出力デバイス等で実現され得る。

#### [0151]

本送受信システムにおいて、サーバ装置 5 0 1 のコンテンツは、送信装置 5 0 2 で多重化され、送信される。そして、受信装置 5 0 3 は、当該コンテンツを受信し、出力する。かかる場合、実施の形態 1 で述べたように、送信装置 5 0 2 において、複数のチャンネルのコンテンツ(パケット列)は、1チャンネル以上の第一のパケット列を多重化して生じたNULLパケットを、第二のパケット列を構成するパケットに入れ替えて出力するデータ多重化方法により多重化される。

#### [0152]

以上、本実施の形態において、実施の形態1で述べた多重化装置を含むコンテンツ (パケット列) の送受信の態様について説明した。

# 【発明の効果】

本発明によれば、1チャンネル以上の第一のパケット列を多重化して生じたNULLパケットを、第二のパケット列を構成するパケットに入れ替えて出力するデータ多重化方法により、第二のパケット列の遅延を数十msに抑えることができる。

### 【図面の簡単な説明】

#### 【図1】

実施の形態1のデータ多重化装置のブロック図

### 【図2】

実施の形態1のパケット列多重化順序格納手段の概念図

### 【図3】

実施の形態1のチャンネルバッファの概念図

#### 図4

実施の形態1のパケット列入れ替え手段の概念図

#### 【図5】

実施の形態2の送受信システムのブロック図

## 【図6】

MPEG2-TSフォーマットの概略図

#### 【図7】

複数のプログラム番組を同時に多重して伝送する際の各ストリームのPIDの 関係を示した図

#### 図8

複数のプログラム番組から好みのプログラム番組の映像、音声等のストリーム を再生する手順を示したフローチャート

#### 【図9】

従来のMPEG2-TS多重化装置のブロック図

#### 【図10】

## SDRAMの構成図

## 【図11】

SDRAMのリードタイミングチャート

## 【図12】


SDRAMのライトタイミングチャート

# 【符号の説明】


- 101 チャンネルバッファ
- 102 アドレス制御手段
- 103 パケット列多重化順序生成手段
- 104 パケット列多重化順序格納手段
- 105 パケット列多重化順序格納状態フラグ生成手段
- 106 パケット列多重化総数制御手段
- 107 パケット列出力手段
- 108 ローカルCPU
- 109 パケット列出力総数設定手段
- 110 パケット列出力開始アドレス格納手段
- 111 NULLパケット列検出手段
- 112 パケット列入れ替え手段
- 801 チャンネルバッファ
- 802 第1のアドレス制御手段
- 803 ローカルCPU
- 804 出力バッファ
- 805 第2のアドレス制御手段


# 【書類名】 図面

# 【図1】




# [図2]







# 【図3】




# 【図4】






ブライベートパケット列出力開始トリガ (パケット列出力開始アドレス格納手段へアドレス書き込み)


【図5】




【図6】




# 【図7】




【図8】




# 【図9】




# 【図10】







# 【図12】





# 【要約】

【課題】 入力された複数チャンネルのパケット列を多重化処理して多重パケット列を生成し出力する際に、出力バッファを使用せず、1つの記憶手段のみでデータの入力と多重化処理と伝送路の規格に準拠した伝送レートでの出力処理ができ、かつデータ多重化装置内部におけるプライベートデータ信号のパケット列の遅延を数十msに抑えることができるデータ多重化方法及びデータ多重化装置を提供することを目的とする。

【解決手段】 プライベートデータのパケット列を1ブロック分まとめて出力できるようにパケット列の総数を設定する。さらに、プライベートデータの先頭アドレスが書き込まれたら直ちにプライベートデータのパケット列の多重出力処理が開始されるように制御する。さらに、出力されるパケット列がNULLパケット列であるかどうかを検出する。さらに、検出されたNULLパケットの多重位置にプライベートデータのパケット列を入れ替えて出力伝送する。

【選択図】 図1



特願2003-107626

出願人履歴情報

識別番号

[000005821]

1. 変更年月日

1990年 8月28日

[変更理由]

新規登録

住 所

大阪府門真市大字門真1006番地

氏 名 松下電器産業株式会社